74LS73双JK触发器
74LS73是双线jk flip flop IC。它包含两个独立的J-K触发器，带有单独的J-K，时钟和直接清除输入。74LS73是一个正脉冲触发的触发器。
JK Flip Flop PIN描述：
引脚号 |
引脚名称 |
描述 |
4 |
VCC |
通常用5V为IC供电 |
13 |
地面 |
连接到系统的地面 |
JK触发器 - 1 / JK触发器-2 |
||
1,5 |
Clock-1/ Clock-2 |
这些销必须为触发器提供时钟脉冲 |
2,6 |
Clear-1 / Clear-2 |
通过清除记忆来重置触发器 |
3，12 |
K-1/ K-2 |
触发器的输入引脚 |
16,7 |
J-1 / J-2 |
触发器的另一个输入引脚 |
15，10 |
Q-1（bar） / Q-2（bar） |
触发器的倒输出销 |
14,11 |
Q-1 / Q-2 |
触发器的输出销 |
74LS73的功能：
- 双jk触发式触发包IC
- 操作电压：5V
- 高水平输入电压：2 V
- 低水平输入电压：0.8 V
- 工作温度范围= -55至125°C
- 可在14针PDIP，GDIP，PDSO软件包中使用
笔记：完整的技术细节可以在74LS73数据表在此页面的末尾给出。
等效74LS73：MC74HC73A
替代JK触发器：74LS76、74LS107、4027B
在哪里使用74LS73
74LS73是双线内线JK触发器IC. Meaning it has two JK flip flops inside it and each can be used individually based on our application. J-K input is loaded into the master while the clock is high and transferred to the slave on the high to low transition. This IC can be used in latching applications or can act as a small programmable memory for you project.
如何使用74LS73
如前所述，74LS73有两个负边触发JK拖鞋，IC由 +5V供电。以下电路显示了典型的样本连接working of JK flip-flop
J和K引脚是拖鞋Q和Q杆引脚是输出引脚。输入引脚通过1K电阻将其拉到地面，这样我们就可以避免在浮动条件下销钉。那就是当未按下按钮时将销钉固定在地面上，并且按下按钮时，将固定销钉以提供电压。
重置按钮应通过1K拉起电阻和when grounded will reset theflip-flop。JK触发器的时钟信号负责更改输出状态。触发器仅在时钟信号的上升边缘时才更改其输出。这里的时钟信号只是一个按钮但是可以像脉搏一样PWM信号。可以确定触发器的输出状态，以下面的真实表形成真实表。
通常在IC的常规操作过程中，将重置引脚设置为高，并将已知频率的时钟脉冲提供给时钟引脚，那么J和K的值将根据输入信号而变化，并且相应的输出将为在Q和Q杆销上获得。
74LS73的申请：
• Shift Registers
•内存/控制寄存器
• EEPROM circuits
•闩锁设备
74LS73的2D模型：
